Это любопытно, но оказывается есть вариант ко-симуляции простых аналогово-цифровых схем (spice+verilog) в QSPICE. Внутри блоков X1 и X2 слинкованы verilog-файлы сигма-дельта АЦП и ЦАП из репо:
https://github.com/davemuscle/sigma_delta_converters
@vlsihub
>>Click here to continue<<
